LCMXO2-1200HC-4TG144I IC FPGA 107 I/O 144TQFP

Disgrifiad

Mae gan y teulu MachXO2 o PLDs pŵer isel iawn, syth ymlaen, anweddol, chwe dyfais gyda dwyseddau yn amrywio o 256 i 6864 o Dablau Edrych (LUTs).Yn ogystal â rhesymeg rhaglenadwy cost isel sy'n seiliedig ar LUT, mae'r dyfeisiau hyn yn cynnwys RAM Bloc Embedded (EBR), RAM Dosbarthedig, Cof Defnyddiwr Flash (UFM), Dolenni Clo Cam (PLLs), cefnogaeth I / O cydamserol ffynhonnell wedi'i beiriannu ymlaen llaw, cefnogaeth ffurfweddu uwch gan gynnwys gallu deuol cist a fersiynau caled o swyddogaethau a ddefnyddir yn gyffredin fel rheolydd SPI, rheolydd I2 C ac amserydd/cownter.Mae'r nodweddion hyn yn caniatáu i'r dyfeisiau hyn gael eu defnyddio mewn cymwysiadau defnyddwyr a system cost isel, cyfaint uchel.Mae'r dyfeisiau MachXO2 wedi'u cynllunio ar broses pŵer isel anweddol 65 nm anweddol.Mae gan bensaernïaeth y ddyfais sawl nodwedd fel I/O gwahaniaethol swing isel rhaglenadwy a'r gallu i ddiffodd banciau I/O, PLLs ar sglodion ac osgiliaduron yn ddeinamig.Mae'r nodweddion hyn yn helpu i reoli defnydd pŵer statig a deinamig gan arwain at bŵer statig isel i bob aelod o'r teulu.Mae'r dyfeisiau MachXO2 ar gael mewn dwy fersiwn - dyfeisiau pŵer isel iawn (ZE) a pherfformiad uchel (HC ac AU).Cynigir y dyfeisiau pŵer isel iawn mewn tair gradd cyflymder -1, -2 a -3, a -3 yw'r cyflymaf.Yn yr un modd, cynigir y dyfeisiau perfformiad uchel mewn tair gradd cyflymder: –4, –5 a –6, gyda –6 y cyflymaf.Mae gan ddyfeisiau HC reoleiddiwr foltedd llinellol mewnol sy'n cefnogi folteddau cyflenwad VCC allanol o 3.3 V neu 2.5 V. Mae dyfeisiau ZE ac AU yn derbyn 1.2 V yn unig fel y foltedd cyflenwad VCC allanol.Ac eithrio foltedd cyflenwad pŵer mae pob un o'r tri math o ddyfais (ZE, HC ac AU) yn gydnaws yn swyddogaethol ac yn gydnaws â'i gilydd.Mae'r PLDs MachXO2 ar gael mewn ystod eang o becynnau uwch heb halogen yn amrywio o'r WLCSP sy'n arbed 2.5 mm x 2.5 mm i'r WLCSP 23 mm x 23 mm fpBGA.Mae dyfeisiau MachXO2 yn cefnogi mudo dwysedd o fewn yr un pecyn.Mae Tabl 1-1 yn dangos dwyseddau LUT, opsiynau pecyn ac I/O, ynghyd â pharamedrau allweddol eraill.Mae'r rhesymeg ffynhonnell cydamserol a baratowyd ymlaen llaw a weithredwyd yn nheulu dyfais MachXO2 yn cefnogi ystod eang o safonau rhyngwyneb, gan gynnwys geriad LPDDR, DDR, DDR2 a 7: 1 ar gyfer arddangos I / Os.